Popisy instalací Quartusu, GHDL a FPGA-LCD Utils najdete na stránce Instalace.

Hlavní Učebnice k LSP

0.  Binarní Prerekvizita (29 str.) shrnuje kódování celých čísel v digitální technice coby bazální vědomosti,
    jejichž bezpečnou znalost předpokládají jak navazující učebnice, tak přenášky.
1. Logické obvody na FPGA V3.1 (160 str.) - přiblíží zapojení základních logických obvodů.
    Její verze 3.1 z 5. dubna 2025 obsahuje korigovanou a rozšířenou kapitolu 7.7 Přenosy dat
2.  LCD backgrounds (PDF) V2.5 z 30. března 2026 (V2.5 korekce překlepů a oprava definice palette_t na str. 33).
     Návod vysvětluje šablony, jimiž lze úsporně vytvořit obrázkové pozadí na LCD displejích, a to s využitím pouhých  
     logických elementů FPGA, hardwarových násobiček a vestavěných paměťových bloků.   
     Pozn. Návod od verze V2.4 obsahuje novou kapitolu s popisem přehlednějšího vložení obrázku.
      Zdrojový kód vybraného příkladu přizpůsobený desce Veek-MT2  LCDbackgrounds_VeekMT2  (ZIP)
3. Úvod do návrhu obvodů v jazyce VHDL I. (96 str.) vysvětluje souběžné (concurrent) příkazy přímo převoditelné na zapojení obvodů.
4. Úvod do návrhu obvodů v jazyce VHDL II. (70 str.) - verze beta 0.51 z 6.6.2023.
- rozšiřuje výklad předešlé učebnice o sekvenční příkazy a jejich aplikace až po čítače a posuvné registry.

 Učebnice 3 a 4 se přepracovávají na online webové návody. Zatím lze využít stránky třetích stran:      
Vybrané online VHDL reference:   https://blog.eowyn.net/vhdlref/    nebo   https://ics.uci.edu/~jmoorkan/vhdlref/ 

---

* Vybraná chybová hlášení překladače Quartus  obsahuje popis a odstranění některých chyb překladu symbolického schématu (*.bdf) .
  Acrobat Pro a Google-pdf rozšíření otevřou přímo stránku. Acrobat Reader ne - v něm klikněte do tabulky na začátku dokumentu.

ID    Message	ID    Message
12002 Port "xxx" does not exist in  "yyy"   12009 Node "xxx" is missing source 12014 Net "xxx", which fans out to "yvy" 13024 Output pins are stuck at GND or VCC  15610 No output dependent on input pin… 169085 No exact pin location assignment(s) for… 171016 Can't place... Illegal location assignment PIN_yyy	275008 Primitive "xxx" of instance "yyy" not used.  275023 Width mismatch in  275062 Logic fn xxx and instance "yyy" is already defined… 275084 Inconsistent dimensions for element "xxx" 332012 Synopsys Design Constraints File not found… 332125 Found combinational loop 335093 TimeQuest … is analyzing combinational loops as latches

---

Pokročilé návody v angličtině

• cyiv-51003_Cyclone4_memoryM9Kblocks.pdf  - Cyclone IV paměťové bloky ( deska VEEK-MT2 a DE2-115)
• ug_lpm_rom_MegaWizard.pdf - práce s MegaWizard
• FPGA Cyclone IV Device Handbook  cyclone4-deviceHandbook_Vol1to3.pdf (17.6 MB)
• The Low-Carb VHDL Tutorial (Autor Bryan Mealy, 87 stran) - Jak již napovídá název "Low Carbon", jde o stručný popis VHDL,
      ovšem se spoustou příkladů. Uvítají všichni, kteří neradi čtou knihy.
• VHDL Handbook - formát skládanky, velmi stručná reference.
• VHDL 1993 - reference manual (Mentor Graphics, 502 stran) - referenční manuál verze VHDL 1993 pro pokročilejší studium.
      Quartus plně podporuje VHDL 1993.
• VHDL 2008 - reference manual (IEEE, 626 stran)
     - referenční manuál verze VHDL 2008, z níž překladač Quartus Lite povolí jen drobnosti

 Interní materiály: Studenti předmětu LSP najdou další interní materiály na stránce předmětu po přihlášení heslem do KOSu.

---

Archiv starších návodů

• MasterSlave-exeInZip.zip animace Primary-Replica DFF klopného obvod u s NAND hradly (dříve známého jako Master-Slave).
      V přednáškách se dnes NAND verze již neprobírá, neboť v FPGA se nepoužívá.
• Simulace Obvodu V1.1 s obrázkovým návodem jak v Quartusu simulovat obvod nakreslený v blokovém diagramu.
      Dokument předpokládá Quartusu V13.1 s instalovaným ModelSim, ale V20.1 s ModelSim je podobná.
  * Navod_ModelSim.pdf - použití programu ModelSim k simulaci LCD úlohy, dnes plně nahrazeno GHDL.

Kopie vybrané dokumentace z webu Altera

Quartus Tutorials

• Quartus Introduction Using Schematic Designs PDF
  -   úvod do používání symbolického editoru, simulace obvodů a nahrání do desky, vhodné pro počáteční studium.
      Vztahuje se k verzi V13.1. K vyšším verzím již Altera nevydala návody.
• Signal Tap II Logic Analyzer PDF
  - analýza obvodu přímo nahraného do desky pro pokročilejší uživatele.

Soft-core procesor NIOS

• NIOS EDS tutorial -  My First Nios II Software PDF - přehledný úvod do vývojového prostředí na příkladu
• NIOS úplná dokumentace - NIOS  processor a NIOS EDS development environment - nedoporučeno k úvodnímu studiu
• Avalon_to_External_Bus_Bridge.pdf - vyvedení externí sběrnice z procesoru NIOS
• Altera Monitor Program Tutorial PDF - monitor program se hodí k jednoduchímu připojení v 3. úloze, pokud bude ovšem fungovat ve Vašich Windows.
• Avalon Inteface Specifications - Avalon_Interface_Specification.pdf  (1.7 MB)
• Embedded IP Peripherals User Guide (used also in NIOS) - ug_embedded_ip_V11.pdf  (Version 11.0 - 6.8 MB)
• Cyclone II - cyc2_cii51008_MemoryBlocks.pdf - popis paměťových bloků.
• FPGA Cyclone II  Device Handbook   cyclone2_deviceHandbook_Vol1.pdf  (5.9 MB) - ponecháno pro srovnání
• Quartus II Handbook Version 13.1 - quartusii_handbook_archive_131.pdf  (35 MB)

ModelSim Tutorials

• Introduction to Quartus II Simulation PDF
     - ukázka použití interního simulátoru pro obvod napsaný ve VHDL, dnes nahrazeno GHDL.
• Using ModelSim to Simulate Logic Circuits PDF    Design Files
  - podobný popis použití funkční simulace obvodu napsaného ve VHDL.
• Introduction to ModelSim's Graphical Waveform Editor PDF
      obecnější popis grafického rozhraní ModelSim.