Logické systémy a procesory

Czech page

Popisy instalací Quartusu, GHDL a FPGA-LCD Utils najdete na stránce Instalace.

Hlavní Učebnice k LSP

0.  BinarniPrerekvizita (29 str.) shrnuje kódování celých čísel v digitální technice coby bazální vědomosti,
    jejichž bezpečnou znalost předpokládají jak navazující učebnice, tak přenášky.
1. Logické obvody na FPGA V3.1 (160 str.) - přiblíží zapojení základních logických obvodů.
  new  Její verze 3.1 z 5. dubna 2025 obsahuje korigovanou a rozšířenou kapitolu 7.7 Přenosy dat
2. Úvod do návrhu obvodů v jazyce VHDL I. (96 str.) vysvětluje souběžné (concurrent) příkazy přímo převoditelné na zapojení obvodů.
3. Úvod do návrhu obvodů v jazyce VHDL II. (70 str.) - verze beta 0.51 z 6.6.2023. - rozšiřuje výklad předešlé učebnice
   o sekvenční příkazy a jejich aplikace až po čítače a posuvné registry.
     Učebnice se přepracovávají na online webové návody. Zatím lze využít stránky třetích stran:

Vybrané online VHDL reference:   https://blog.eowyn.net/vhdlref/    nebo   https://ics.uci.edu/~jmoorkan/vhdlref/ 


* Vybraná chybová hlášení překladače Quartus  obsahuje popis a odstranění některých chyb překladu symbolického schématu (*.bdf) .
  Acrobat Pro a Google-pdf rozšíření otevřou přímo stránku. Acrobat Reader ne - v něm klikněte do tabulky na začátku dokumentu.

     ID    Message     ID    Message

Pokročilé návody v angličtině

 Interní materiály: Studenti předmětu LSP najdou další interní materiály na stránce předmětu po přihlášení heslem do KOSu.


Archiv starších návodů

  • MasterSlave-exeInZip.zip animace Primary-Replica DFF klopného obvod u s NAND hradly (dříve známého jako Master-Slave).
        V přednáškách se dnes NAND verze již neprobírá, neboť v FPGA se nepoužívá.
  • Simulace Obvodu V1.1 s obrázkovým návodem jak v Quartusu simulovat obvod nakreslený v blokovém diagramu.
        Dokument předpokládá Quartusu V13.1 s instalovaným ModelSim, ale V20.1 s ModelSim je podobná.
    Navod_ModelSim.pdf - použití programu ModelSim k simulaci LCD úlohy, dnes plně nahrazeno GHDL.

Kopie vybrané dokumentace z webu Altera

Quartus Tutorials

  • Quartus Introduction Using Schematic Designs PDF
    -   úvod do používání symbolického editoru, simulace obvodů a nahrání do desky, vhodné pro počáteční studium.
        Vztahuje se k verzi V13.1. K vyšším verzím již Altera nevydala návody.
  • Signal Tap II Logic Analyzer PDF
    - analýza obvodu přímo nahraného do desky pro pokročilejší uživatele.

Soft-core procesor NIOS

ModelSim Tutorials

  • Introduction to Quartus II Simulation PDF
       - ukázka použití interního simulátoru pro obvod napsaný ve VHDL, dnes nahrazeno GHDL.
  • Using ModelSim to Simulate Logic Circuits PDF    Design Files
    - podobný popis použití funkční simulace obvodu napsaného ve VHDL.
  • Introduction to ModelSim's Graphical Waveform Editor PDF
        obecnější popis grafického rozhraní ModelSim.